

Family list

1 family member for:

JP1173648

Derived from 1 application.

1 MANUFACTURE OF THIN-FILM TRANSISTOR

Publication info: **JP1173648 A** - 1989-07-10

Data supplied from the **esp@cenet** database - Worldwide

DIALOG(R)File 347:JAPIO

(c) 2005 JPO & JAPIO. All rts. reserv.

02876048 **Image available**

MANUFACTURE OF THIN-FILM TRANSISTOR

PUB. NO.: 01-173648 [JP 1173648 A]

PUBLISHED: July 10, 1989 (19890710)

INVENTOR(s): NAKAZAWA KENJI

TANAKA KEIJI

YAMAUCHI NORIYOSHI

APPLICANT(s): NIPPON TELEGR & TELEPH CORP <NTT> [000422] (A Japanese
Company or Corporation), JP (Japan)

APPL. NO.: 62-329957 [JP 87329957]

FILED: December 28, 1987 (19871228)

INTL CLASS: [4] H01L-029/78; H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,
MOS); R100 (ELECTRONIC MATERIALS -- Ion Implantation)

JOURNAL: Section: E, Section No. 829, Vol. 13, No. 445, Pg. 120,
October 06, 1989 (19891006)

ABSTRACT

PURPOSE: To prevent an electric charge from being generated on a side wall part of a polycrystalline silicon film due to a negative voltage by a method wherein regions other than the polycrystalline silicon film to be used as an active region are filled with an insulating film.

CONSTITUTION: A silicon film 11 is deposited on a transparent substrate 10; prescribed ions are implanted into this film; this film is made opaque; after that, this film is patterned; an active region for a thin-film transistor is formed; a light-transmitting insulating film 12 which is thicker than the silicon film 11 is deposited on the whole surface of the transparent substrate 10. Then, a negative-type resist 13 is applied to the insulating film 12; a beam is irradiated from the side of the transparent substrate 10; the negative-type resist 13 excluding the active region is exposed to light; a developing operation is executed; the negative-type

resist 13 is left only on the active region. The insulating film 12 is etched by making use of the negative-type resist 13 as a mask and is removed; the insulating film 12 is filled only into the exposed transparent substrate 10; the active region is annealed and is transformed into a polycrystalline silicon film 11a. By this setup, an electric charge is not generated on a side face of the polycrystalline silicon film 11a; an OFF current can be reduced.

⑩ 日本国特許庁(JP)

⑪ 特許出願公開

⑫ 公開特許公報(A)

平1-173648

⑬ Int. Cl.

H 01 L 29/78
27/12

識別記号

3 1 1

庁内整理番号

Y-7925-5F
7514-5F

⑭ 公開 平成1年(1989)7月10日

審査請求 未請求 発明の数 1 (全5頁)

⑮ 発明の名称 薄膜トランジスタの製造方法

⑯ 特 願 昭62-329957

⑰ 出 願 昭62(1987)12月28日

⑱ 発 明 者 中 沢 憲 二 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内
⑲ 発 明 者 田 中 敬 二 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内
⑳ 発 明 者 山 内 規 義 東京都千代田区内幸町1丁目1番6号 日本電信電話株式会社内
㉑ 出 願 人 日本電信電話株式会社 東京都千代田区内幸町1丁目1番6号
㉒ 代 理 人 弁理士 山川 政 樹 外1名

明 細 書

1. 発明の名称

薄膜トランジスタの製造方法

2. 特許請求の範囲

透明基板上の一部に形成された多結晶シリコン膜を能動領域とする薄膜トランジスタの製造方法において、前記透明基板上にシリコン膜を堆積し、該シリコン膜に所定のイオンを注入して不透明化したのち、この不透明化されたシリコン膜をパターンニングして薄膜トランジスタの能動領域を形成する工程と、前記透明基板上の全面に透光性の絶縁膜を前記シリコン膜の膜厚以上に堆積する工程と、前記絶縁膜上にネガ型レジストを塗布し、前記透明基板側から光を照射して、前記能動領域を除く前記ネガ型レジストを露光し、現像によつて該能動領域上のみネガ型レジストを残す工程と、該ネガ型レジストをマスクとして前記絶縁膜をエッチング除去することにより、露光した透明基板上のみに絶縁膜を埋め込む工程とを備え、前記能動領域をアニールすることにより多結晶シリコン

膜とすることを特徴とする薄膜トランジスタの製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は多結晶シリコン膜を用いた薄膜トランジスタに関し、特に高いON/OFF比を実現できる薄膜トランジスタの製造方法に関するものである。

〔従来の技術〕

現在、アモルファスシリコン薄膜トランジスタをスイッチング素子に用いたアクティブマトリクス型液晶表示装置の開発が盛んである。これは、アモルファスシリコン膜が大面積ガラス基板上に低温で形成できるためばかりでなく、この薄膜を用いたトランジスタではON電流とOFF電流の比を高くとれるため、アクティブマトリクス型液晶表示装置のコントラスト比を向上でき、かつ、視野角依存性の低減を図れるためである。

最近、高性能なアクティブマトリクス型液晶表示装置の開発を狙いとして、アクティブマトリクスのスイッチング素子とスイッチング素子駆動

用周辺回路素子を一体化した構成が期待されている。しかしながら、周辺回路素子には高速動作が要求されるため、従来のアモルファスシリコン薄膜トランジスタでは適用できず、アモルファスシリコン膜に比べてキャリアの移動度が1桁から2桁以上大きい多結晶シリコン薄膜トランジスタの適用が有望である。高歩留りでかつ経済的にアクティブマトリクス型液晶表示装置を実現するためには、スイッチング素子とスイッチング素子駆動用周辺回路素子を多結晶シリコン薄膜トランジスタを用いて一体形成することが必須である。

このようなアクティブマトリクス型液晶表示装置では、スイッチング素子には高いON/OFF比を有する薄膜トランジスタが要求され、一方、周辺回路素子には高速に動作する薄膜トランジスタが要求される。しかしながら、多結晶シリコン薄膜トランジスタでは、OFF電流を低減できないため、高いON/OFF比が得られないという問題があった。例えば、 α - α トランジスタを用いたアクティブマトリクスでは、薄膜トランジスタのゲート電極には、例えば、-10Vから20Vの電圧が印加される。OFF電流はゲート電極に0Vから-10Vまでの範囲で負電圧を印加した場合に流れる電流である。この負電圧を印加した場合、電圧の増加とともに電流が増加する現象が生じている。したがって、スイッチング素子とスイッチング素子駆動用周辺回路素子を一体化したアクティブマトリクス型液晶表示装置の開発では、OFF電流の少ない多結晶シリコン薄膜トランジスタが要求されている。

以下、従来の多結晶シリコン薄膜トランジスタの構造を用いて、OFF電流の発生要因を説明する。第2図(a)は従来から広く用いられている多結晶シリコン薄膜トランジスタの断面構造である。ガラス基板20上に多結晶シリコン膜21、ゲート絶縁膜22、ゲート電極23が形成され、このゲート電極23に対して多結晶シリコン膜21内部にソース電極24、ドレイン電極25がセルフアライン的に形成され、層間絶縁膜26を介してA₁配線27が形成されている。

以下、従来の多結晶シリコン薄膜トランジスタの構造を用いて、OFF電流の発生要因を説明する。

第2図(a)は従来から広く用いられている多結晶シリコン薄膜トランジスタの断面構造である。ガラス基板20上に多結晶シリコン膜21、ゲート絶縁膜22、ゲート電極23が形成され、このゲート電極23に対して多結晶シリコン膜21内部にソース電極24、ドレイン電極25がセルフアライン的に形成され、層間絶縁膜26を介してA₁配線27が形成されている。

第2図(b)は第2図(a)で示した断面構造を90度回転した図で、層間絶縁膜26、A₁配線27を除いて描いた断面構造であり、ガラス基板20上の一部に多結晶シリコン膜21が形成されていて、この多結晶シリコン膜21はその上部の他に側面にもゲート絶縁膜22およびゲート電極23が形成されている。

〔発明が解決しようとする問題点〕

しかし、このような従来の構造では、多結晶シリコン膜21がガラス基板20上の一部にのみ形成されているため、ゲート絶縁膜22およびゲート電極23が多結晶シリコン膜21の上部だけではなく、側面にも堆積されることになる。一方、多結晶シリコン膜21の側面には、その多結晶シリコン膜の加工の際に生じた欠陥が当該多結晶シリコン膜21の上部に比べて多数存在する。このため、多結晶シリコン膜21の側面におけるソースおよびドレイン領域としてのソース・ドレイン電極24、25とチャネル領域との間には、電気的障壁が形成されずらい。例えば、ソース・ドレイン電極24、25を π 型とし、ゲート電極23に負の電圧を印加した場合、多結晶シリコン膜21の上部だけではなく多結晶シリコン膜21の側面に正の電荷であるホールが誘起される。多結晶シリコン膜21の上部では電気的障壁が形成されているためホールの流れを阻止できるが、多結晶シリコン膜21の側面では、電気的障壁が不完全なためホールを阻止できない。このため、負電圧の増加に伴ってOFF電流が増加することになる。

すなわち、OFF電流の低減を図る薄膜トランジスタを製造するためには、多結晶シリコン膜の側面に電荷を誘起させない薄膜トランジスタの構造を実現することが重要となる。

本発明は、以上の点に鑑み、このような問題を解決すべくなされたもので、その目的は、OFF電流が少ない多結晶シリコン薄膜トランジスタの製造方法を提供することにある。

〔問題点を解決するための手段〕

本発明は、透明基板上の一部に形成された多結晶シリコン膜21の側面に正の電荷であるホールが誘起される。多結晶シリコン膜21の上部では電気的障壁が形成されているためホールの流れを阻止できるが、多結晶シリコン膜21の側面では、電気的障壁が不完全なためホールを阻止できない。このため、負電圧の増加に伴ってOFF電流が増加することになる。

品シリコン膜を能動領域とする薄膜トランジスタの製造方法において、前記透明基板上にシリコン膜を堆積し、該シリコン膜に所定のイオンを注入して不透明化したのち、この不透明化されたシリコン膜をパターンニングして薄膜トランジスタの能動領域を形成する工程と、前記透明基板全面に透光性の絶縁膜を前記シリコン膜の膜厚以上に堆積する工程と、前記絶縁膜上にネガ型レジストを塗布し、前記透明基板側から光を照射して、前記能動領域を除く前記ネガ型レジストを露光し、現像によつて該能動領域上のみネガ型レジストを残す工程と、該ネガ型レジストをマスクとして前記絶縁膜をエッチング除去することにより、露光した透明基板上のみに絶縁膜を埋め込む工程とを備え、前記能動領域をアニールすることにより多結晶シリコン膜とすることを特徴とするものである。

〔作用〕

したがつて、本発明においては、薄膜トランジスタの能動領域となる多結晶シリコン膜以外の領

200nm厚で堆積する。次いで、第1図(c)に示すように、例えばRD2000N(日立化成製)からなるネガ型レジスト13を1μm塗布し、ガラス基板10の背面から紫外光31を照射すると、ガラス基板10およびSiO₂膜12は共に透光性であり、一方、Siイオンの注入処理により不透明になっている微結晶シリコン膜11は、紫外光31をより吸収しやすいため、微結晶シリコン膜11がマスクとなつて、微結晶シリコン膜11以外の領域のネガ型レジスト13が露光される。

次に、第1図(d)に示すように、前記ネガ型レジスト13を現像して不透明化された微結晶シリコン膜11の 패턴と同一形状のネガ型レジスト13を除去したのち、残つたネガ型レジスト13をマスクとしてSiO₂膜12をエッチングして除去することにより、露光したガラス基板10上のみにSiO₂膜12を埋め込む。そして、例えば600℃、30時間の熱処理(アニール)をして、非晶質化した微結晶シリコン膜11を多結晶化することにより、ガラス基板10上に形成された薄膜トラン

ジスタの能動領域となる多結晶シリコン膜11aがSiO₂膜からなる絶縁膜12で埋め込まれた構造を実現する。次いで、前記ネガ型レジスト13の除去後、第1図(e)に示すように、ゲート絶縁膜14としてSiO₂膜を堆積する。その後、第1図(f)に示すように、ゲート電極15としてMo膜を形成し、このMo膜をマスクとして例えばP(リン)イオンをセルフアライン的に注入するとともに、層間絶縁膜18としてSiO₂膜を堆積したのち、600℃でPイオンを活性化して多結晶シリコン膜11a内部にソース、ドレイン領域としてのソース電極16、ドレイン電極17を形成する。しかる後、コンタクトホールを開孔し、A₂膜を堆積してソースおよびドレイン電極16、17上にA₂配線19を形成することにより、第1図(g)に示す構造の多結晶シリコン薄膜トランジスタを完成する。なお、第1図(h)は、第1図(f)の構造を90度回転した図であり、ゲート絶縁膜14、ゲート電極15が多結晶シリコン膜11aの側面に堆積していないことを示すものである。

〔実施例〕

以下、本発明を図面に示す実施例に基づいて詳細に説明する。

第1図は本発明による薄膜トランジスタの製造方法の一実施例を示す工程断面図である。

まず、第1図(a)に示すように、透明なガラス基板10上に微結晶シリコン膜11を例えば、プラズマCVD法によつて、基板温度200℃で200nm厚で形成する。そして、この微結晶シリコン膜11に例えばSiイオンを注入して非晶質化することにより、この処理によつて微結晶シリコン膜11は不透明になる。しかる後、この不透明の微結晶シリコン膜11をパターンニングして薄膜トランジスタの能動領域を形成する。次に、第1図(b)に示すように、透光性の絶縁膜12としてSiO₂膜を

ジスタの能動領域となる多結晶シリコン膜11aがSiO₂膜からなる絶縁膜12で埋め込まれた構造を実現する。次いで、前記ネガ型レジスト13の除去後、第1図(e)に示すように、ゲート絶縁膜14としてSiO₂膜を堆積する。その後、第1図(f)に示すように、ゲート電極15としてMo膜を形成し、このMo膜をマスクとして例えばP(リン)イオンをセルフアライン的に注入するとともに、層間絶縁膜18としてSiO₂膜を堆積したのち、600℃でPイオンを活性化して多結晶シリコン膜11a内部にソース、ドレイン領域としてのソース電極16、ドレイン電極17を形成する。しかる後、コンタクトホールを開孔し、A₂膜を堆積してソースおよびドレイン電極16、17上にA₂配線19を形成することにより、第1図(g)に示す構造の多結晶シリコン薄膜トランジスタを完成する。なお、第1図(h)は、第1図(f)の構造を90度回転した図であり、ゲート絶縁膜14、ゲート電極15が多結晶シリコン膜11aの側面に堆積していないことを示すものである。

このように、本発明の実施例によれば、薄膜トランジスタの能動領域となる多結晶シリコン膜11a以外の透明なガラス基板10上が絶縁膜12で覆われているため、ゲート絶縁膜14、ゲート電極15が多結晶シリコン膜11aの上部のみに形成されることから、ゲート電極15に印加した負電圧によつて多結晶シリコン膜11aの側壁部に電荷が誘起されることはない。この結果、OFF電流の小さい特性を得ることが可能になる。

なお、上記実施例では、多結晶シリコン膜を不透明化する際にB⁺イオンの注入による方法のみについて説明したが、これに限ることなく、As⁺イオン、Kr⁺イオンの注入によつても同様に実施でき、また、これらのイオンの組合せによつても同様に実施できることは言うまでもない。

また、上記実施例では、シリコン膜として微結晶シリコン膜についてのみ説明したが、これに限ることなく、アモルファスシリコン膜、多結晶シリコン膜を用いても同様に実施できることは言うまでもない。

ト、14・・・ゲート絶縁膜、15・・・ゲート電極、16・・・ソース電極、17・・・ドレイン電極、18・・・層間絶縁膜、19・・・Al配線、31・・・紫外光。

特許出願人 日本電信電話株式会社
代理人 山川 政 樹(ほか1名)

また、上記実施例では、ネガレジストについてのみ説明したが、ネガ型感光性ポリミド、例えば東レ製のフオトニースを用いても同様に実施できる。

〔発明の効果〕

以上説明したように、本発明によれば、高いON/OFF比をもつ多結晶シリコン薄膜トランジスタを容易に製造できるため、スイッチング素子とスイッチング素子駆動用周辺回路素子を一体形成したアクティブマトリクス型液晶表示装置を実現することができ、実用上の効果は頗る大である。

4. 図面の簡単な説明

第1図(a)ないし(e)は本発明の製造方法の一実施例を説明するための工程断面図、第1図(a)は同図(e)を90度回転した説明図、第2図(a)は従来の薄膜トランジスタの構造を説明する断面図、第2図(b)は同図(a)を90度回転した説明図である。

10・・・ガラス基板、11・・・微結晶シリコン膜、11a・・・多結晶シリコン膜、12・・・絶縁膜、13・・・ネガ型レジス

第1図



